Vista d'oblia · 300mm
Pasa el cursor sobre cualquier die
Yield total
—
—
Dies totals
—
Dies bons
—
Degradats
—
Fallits
Anell puntejat
Límit de l'edge exclusion — fora d'aquí no es grava cap die.
Corona ambre
Degradació paramètrica: el die funciona però cau a un bin inferior.
Taques vermelles
Defectes agrupats. Un sol focus pot matar 20–50 dies de cop.
Top bin
Degradat (bin inferior)
Fallit
Geometria del die
Defectes
Tipus de defecte a visualitzar
Model de yield actiu
Y = e^(−D₀·A) · Asume defectos independientes.
La economía del silicio
Ningún chip sale idéntico. Y eso lo decide todo.
Què és el Yield?
Percentatge de xips funcionals sobre el total fabricats en un wafer. Un wafer de 300mm pot tenir centenars de dies; no tots funcionen.
Yield = Dies bons / Dies totals
Dies degradats (ambre)
Xips que passen el test funcional però rendeixen menys. La no uniformitat del procés prop de la vora — temperatura, flux de gas, CMP — causa variacions en Vt (tensió de llindar) i velocitat de commutació dels transistors. El xip funciona, però més lent o amb major consum.
Binning: mateix die, producte diferent
Els dies es classifiquen per rendiment en el test final. El mateix tros de silici pot vendre's com a productes diferents segons el bin on caigui:
i9 → i7 → i5 → Pentium → descart
Els dies de la vora tendeixen a caure en bins inferiors. Per això Intel i AMD poden vendre versions "retallades" sense fabricar res diferent.
Functional vs. Parametric yield
Functional yield — el xip fa el que ha de fer? Detecta fallades catastròfiques (curtcircuit, transistor trencat).
Parametric yield — el xip compleix les especificacions de velocitat i voltatge? Més subtil, afecta principalment la vora del wafer. La barra verda = parametric · verd+ambre = functional
Parametric yield — el xip compleix les especificacions de velocitat i voltatge? Més subtil, afecta principalment la vora del wafer. La barra verda = parametric · verd+ambre = functional
Impacte econòmic
Passar de 70% a 90% de yield quasi dobla la rendibilitat. Millorar el parametric yield converteix dies que serien i5 en i7, multiplicant el valor per die sense canviar el procés de fabricació.
Mateix wafer → més revenue
Per què la sala neta no és suficient?
Una sala ISO 1 permet fins a 10 partícules de >0.1µm per m³ — extraordinari. Però els transistors en N3 mesuren 3nm: aquesta partícula "permesa" és 33× més gran que el transistor. És un meteorit caient sobre el xip.
A més, l'aire és només una font. Els defectes moderns venen principalment de: gasos/químics del procés · màscares fotolitogràfiques · erosió de les cambres · fricció dels robots Un wafer passa per 500–1000 passos de procés. Cada pas és una oportunitat de defecte. Per això un litògraf EUV d'ASML costa 350M$ — la seva cambra interior manté un buit quasi perfecte perquè cap molècula interfereixi amb el làser de 13.5nm.
A més, l'aire és només una font. Els defectes moderns venen principalment de: gasos/químics del procés · màscares fotolitogràfiques · erosió de les cambres · fricció dels robots Un wafer passa per 500–1000 passos de procés. Cada pas és una oportunitat de defecte. Per això un litògraf EUV d'ASML costa 350M$ — la seva cambra interior manté un buit quasi perfecte perquè cap molècula interfereixi amb el làser de 13.5nm.